應(yīng)用

技術(shù)

物聯(lián)網(wǎng)世界 >> 物聯(lián)網(wǎng)新聞 >> 物聯(lián)網(wǎng)熱點(diǎn)新聞
企業(yè)注冊(cè)個(gè)人注冊(cè)登錄

SmartDV展示AI & HPC連接與存儲(chǔ)IP解決方案，以解鎖下一代算力芯片和節(jié)點(diǎn)的“速度密碼”

2026-04-03 12:30 北京華興萬(wàn)邦管理咨詢有限公司
關(guān)鍵詞：SmartDVAI&HPC

導(dǎo)讀：SmartDV提供專為下一代人工智能加速器、數(shù)據(jù)中心處理器和高性能計(jì)算的處理器和系統(tǒng)級(jí)芯片（SoC）而打造的全面的高速互連和存儲(chǔ)控制器IP產(chǎn)品組合。

SmartDV@EW26回顧（二）

在AI大模型、超算集群和云原生數(shù)據(jù)中心蓬勃發(fā)展的今天，芯片內(nèi)部和節(jié)點(diǎn)中的“數(shù)據(jù)高速公路”和“存儲(chǔ)中樞”正成為制約處理器算力釋放和節(jié)點(diǎn)整體性能的核心瓶頸。SmartDV作為領(lǐng)先的半導(dǎo)體知識(shí)產(chǎn)權(quán)（設(shè)計(jì)IP）與驗(yàn)證IP（VIP）解決方案提供商，正以其全面的高速接口、內(nèi)存控制器與互連IP產(chǎn)品，為各類AI處理器、加速器和系統(tǒng)級(jí)芯片（SoC），高性能計(jì)算（HPC） 及數(shù)據(jù)中心處理器注入“超高速、低延遲、可擴(kuò)展”的設(shè)計(jì)基因。

 

3月10日至12日，SmartDV在于德國(guó)紐倫堡展覽中心舉辦的2026年嵌入式世界展（Embedded World 2026，簡(jiǎn)稱EW26）上，以“全棧IP解決方案提供商”的定位展示了汽車IP、AI與高性能計(jì)算（AI & HPC）、邊緣和連接（Edge & Connectivity）三大核心IP解決方案。上一篇介紹了汽車IP解決方案。

本篇?jiǎng)t聚焦SmartDV的AI與高性能計(jì)算（AI & HPC）全面IP解決方案，深度剖析其如何以高帶寬、低延遲和低功耗的極致特性，助力芯片性能實(shí)現(xiàn)指數(shù)級(jí)提升。SmartDV提供專為下一代人工智能加速器、數(shù)據(jù)中心處理器和高性能計(jì)算的處理器和系統(tǒng)級(jí)芯片（SoC）而打造的全面的高速互連和存儲(chǔ)控制器IP產(chǎn)品組合。SmartDV的IP可實(shí)現(xiàn)卓越的帶寬、超低延遲和多芯片可擴(kuò)展性，從而力助客戶縮短產(chǎn)品設(shè)計(jì)周期，實(shí)現(xiàn)最佳的芯片性能、功耗和面積（PPA），最終以最優(yōu)的總體成本實(shí)現(xiàn)卓越的系統(tǒng)性能。

完整互聯(lián)與控制IP覆蓋：高速接口與互聯(lián)、內(nèi)存控制器及數(shù)據(jù)通路IP

SmartDV的IP產(chǎn)品覆蓋多類關(guān)鍵接口與控制器，各項(xiàng)技術(shù)指標(biāo)表現(xiàn)出色：

 

IP產(chǎn)品

核心技術(shù)亮點(diǎn)

AXI/ACE/CHI

支持一致性緩存的片上互連，實(shí)現(xiàn)高帶寬數(shù)據(jù)訪問(wèn)

CXL 2.0/3.1

一致性CPU-GPU互連，CXLio/內(nèi)存/緩存功能，最高支持PCIe 6.0協(xié)議

DDR4/5、LPDDR5x/6

速率高達(dá)8533 MT/s，支持ECC校驗(yàn)、訓(xùn)練及功耗管理

DMA

多通道數(shù)據(jù)移動(dòng)器，適配多樣化工作負(fù)載

以太網(wǎng)（Ethernet）

高速互連能力，最高800G，支持PCS/PMA/MA層、TSN與FEC技術(shù)

HBM2E/HBM3/3E

3D堆疊內(nèi)存帶寬達(dá)9.2 Gbps/引腳，支持1024位總線與ECC校驗(yàn)

JESD204C/204D

轉(zhuǎn)換器接口最高32通道/線路，實(shí)現(xiàn)確定性延遲

PCIe 5/6

速率高達(dá)128 GT/s，支持PAM4信令（signaling）、SR-IOV與MR-IOV虛擬化技術(shù)

UCIe 3.0

D2D接口速率達(dá)64 GT/s，支持芯片級(jí)可擴(kuò)展性與多協(xié)議互通

USB 3.2/USB4

帶寬最高80 Gbps，集成鏈路與PHY層設(shè)計(jì)
 
 
 六大核心優(yōu)勢(shì)力助AI產(chǎn)業(yè)因需而變

當(dāng)前，AI技術(shù)和產(chǎn)業(yè)自身正在高速演進(jìn)和演變，業(yè)界不僅迎來(lái)了自動(dòng)駕駛、物理AI和邊緣AI等全新的應(yīng)用場(chǎng)景和交互范式，而且從智算中心到邊緣計(jì)算都面臨著進(jìn)一步降低算力成本、功耗和錯(cuò)誤率的巨大壓力，從而給AI芯片和節(jié)點(diǎn)設(shè)計(jì)帶來(lái)了新的挑戰(zhàn)。而SmartDV憑借AI & HPC全面IP解決方案，致力于在以下六個(gè)方面支持芯片設(shè)計(jì)團(tuán)隊(duì)更好地實(shí)現(xiàn)性能和成本目標(biāo)。

  1. 匯聚成熟的技術(shù)和團(tuán)隊(duì)：SmartDV將已廣受AI加速器、HPC集群與云基礎(chǔ)設(shè)施領(lǐng)域內(nèi)的全球領(lǐng)導(dǎo)性企業(yè)信賴的技術(shù)結(jié)合在一起，成為芯片設(shè)計(jì)團(tuán)隊(duì)的一站式提供商和技術(shù)合作伙伴。
  2. 全面的產(chǎn)品組合：覆蓋互連、存儲(chǔ)、芯片級(jí)集成IP全棧產(chǎn)品，使芯片集成設(shè)計(jì)的工作量大大降低。
  3. 性能與可靠性：專門針對(duì)低延遲、高帶寬場(chǎng)景深度優(yōu)化。
  4. 滿足最新技術(shù)標(biāo)準(zhǔn)和規(guī)范：基于最新的UCIe 3.0、CXL 3.1與PCIe 6.0協(xié)議規(guī)范打造，緊跟行業(yè)技術(shù)迭代節(jié)奏。
  5. 易集成特性：可配置、經(jīng)過(guò)驗(yàn)證的IP，使這些產(chǎn)品本身亦可實(shí)現(xiàn)快速部署。
  6. 全球化技術(shù)支持：從設(shè)計(jì)階段到落地部署，為客戶提供響應(yīng)迅速的全流程技術(shù)服務(wù)。

從AI大模型的訓(xùn)練集群到數(shù)據(jù)中心的高效運(yùn)維，從面向科研的高性能計(jì)算到實(shí)現(xiàn)萬(wàn)物智聯(lián)的邊緣計(jì)算，算力的競(jìng)爭(zhēng)也離不開(kāi)數(shù)據(jù)傳輸效率的競(jìng)爭(zhēng)。SmartDV的AI& HPC解決方案并非簡(jiǎn)單的單一IP集合，而是一套建立在設(shè)計(jì)IP、驗(yàn)證IP與模擬IP（系列PHY）堅(jiān)實(shí)底座之上的全棧技術(shù)體系，從而使得SmartDV能夠從邏輯層、物理層到驗(yàn)證層全方位賦能AI & HPC芯片設(shè)計(jì)，真正實(shí)現(xiàn)“可快速落地、可高度信賴、可即刻量產(chǎn)”的全棧交付。

如需了解更多SmartDV AI & HPC解決方案詳情，歡迎郵件垂詢：info@smartdvtech.com。

關(guān)于SmartDV

在SmartDV Technologies™，我們相信有更好的方法來(lái)應(yīng)對(duì)集成電路的半導(dǎo)體知識(shí)產(chǎn)權(quán)（IP）問(wèn)題。自2007年以來(lái)，我們一直專注于IP領(lǐng)域，因此，無(wú)論您是為下一代SoC、ASIC或FPGA尋找基于標(biāo)準(zhǔn)的設(shè)計(jì)IP，還是尋求驗(yàn)證解決方案（VIP）來(lái)測(cè)試您的芯片設(shè)計(jì)，您都會(huì)發(fā)現(xiàn)SmartDV的IP非常易于集成。通過(guò)將專有的SmartCompiler™技術(shù)與數(shù)百名專家工程師的知識(shí)相結(jié)合，SmartDV可以對(duì)IP進(jìn)行定制化以滿足您獨(dú)特的設(shè)計(jì)目標(biāo)：快速、經(jīng)濟(jì)、可靠。與提供“一刀切”通用解決方案的供應(yīng)商不同，SmartDV可根據(jù)您的精確規(guī)格，量身交付所需IP：IP Your Way。

更多有關(guān)SmartDV的信息，請(qǐng)?jiān)L問(wèn)www.smartdvtech.com，中國(guó)客戶及伙伴也可以在我們的微信公眾號(hào)“SmartDV”上與我們聯(lián)系。